أبرز النقاط
- IBM تُنتج أول شريحة اختبارية بتقنية تصنيع أقل من 1 نانومتر في تاريخ صناعة أشباه الموصلات
- تقنية nanostack الجديدة تستخدم رقاقتين ملتصقتين بدلاً من واحدة لمضاعفة كثافة الترانزستورات
- الشريحة تحقق تحسناً يصل إلى 50% في الأداء و70% في كفاءة استهلاك الطاقة مقارنةً بتقنية 2 نانومتر
كسرت IBM حاجزاً تقنياً ظلّ يُعدّ بعيد المنال، حين أعلنت عن إنتاج أول شريحة اختبارية في العالم بتقنية تصنيع 0.7 نانومتر — أي 7 أنغستروم فقط — لتصبح بذلك أول شركة تتجاوز عتبة النانومتر الواحد في تاريخ صناعة أشباه الموصلات. هذا الإنجاز لا يمثّل مجرد رقم تسويقي جديد، بل يُجسّد نقلة معمارية جذرية قد تُعيد تشكيل اقتصاديات الحوسبة عالية الأداء خلال السنوات المقبلة.
ما الذي يجعل تقنية 0.7 نانومتر مختلفة جذرياً؟
الإجابة المختصرة: IBM لم تكتفِ بتصغير الترانزستورات التقليدية، بل أعادت ابتكار طريقة بنائها من الأساس. تعتمد التقنية الجديدة على ما تُسمّيه الشركة "ترانزستورات nanostack"، وهي بنية ثورية تستخدم رقاقتين سيليكون منفصلتين بدلاً من رقاقة واحدة، تُدمجان معاً عبر طبقة عازلة فائقة الرقة لم تُستخدم من قبل في هذا السياق.
الأرقام التي تُعلنها IBM مذهلة بكل المقاييس: تحسّن يصل إلى 50% في الأداء، و70% في كفاءة الطاقة، مقارنةً بتقنية 2 نانومتر التي كشفت عنها الشركة عام 2021. لكن الأهم ربما هو القفزة في الكثافة: 40% زيادة في كثافة ذواكر SRAM، مع تحسينات أعلى في كثافة ترانزستورات المنطق — وهي مكاسب باتت شبه مستحيلة التحقيق بالأساليب التقليدية.
كيف تعمل بنية nanostack؟
في تقنيات التصنيع الحالية، تعيش جميع الترانزستورات في طبقة نشطة واحدة، حيث تتجاور ترانزستورات NFET وPFET أفقياً. حتى ترانزستورات GAA nanosheet الأحدث — رغم هندستها الداخلية المتقدمة — تظل محصورة في هذه الطبقة الوحيدة التي يصعب تقليصها مع كل جيل جديد.
ما فعلته IBM مختلف تماماً: فصلت الترانزستورات من النوع n عن تلك من النوع p، ووضعت كل نوع في طبقة مستقلة، ثم دمجت الطبقتين عمودياً. النتيجة؟ تحويل البنية ثنائية الأبعاد إلى بنية ثلاثية الأبعاد، ما يُقلّص البصمة الأفقية لكل زوج CMOS بشكل دراماتيكي، ويُضاعف كثافة الترانزستورات دون الاعتماد على التصغير المستوي التقليدي.
لماذا رقاقتان بدلاً من واحدة؟
هنا يكمن الابتكار الحقيقي. ترانزستورات n-type وp-type متكاملة وظيفياً لكنها تختلف جوهرياً: الأولى تعتمد الإلكترونات كحوامل للشحنة، والثانية تعتمد الثقوب الإلكترونية، مع اختلافات في قطبية التبديل والسلوك الكهربائي. في التقنيات الحالية، تُصنع كلتاهما على الرقاقة ذاتها بالمواد ذاتها، ما يُقيّد مستوى التحسين الممكن لكل منهما.
IBM قلبت هذه المعادلة: تُصنّع ترانزستورات n-type على رقاقة مستقلة، وp-type على رقاقة أخرى، ثم تدمجهما عبر لصق عازل فائق الرقة. هذا يُتيح تحسين كل نوع بشكل مستقل — مواد مختلفة، ظروف معالجة مختلفة، هندسة إجهاد مختلفة — دون التنازلات التي يفرضها التصنيع المشترك.
ما التحديات التي تواجه هذه التقنية؟
رغم الوعود الكبيرة، فإن نهج الرقاقتين يحمل تحديات جوهرية لا تُواجهها تقنيات الطبقة الواحدة:
- المحاذاة والعائد: يجب أن تتطابق الرقاقتان بدقة متناهية، وأي خلل في واجهة الالتصاق قد يُدمّر الشريحة بالكامل
- تعقيد التوصيل وتوزيع الطاقة: طبقتان نشطتان تعنيان تحديات إضافية في تصميم مسارات التوصيل وإيصال الطاقة
- صعوبات التبريد: الطبقة العلوية أبعد عن مشتّت الحرارة، ما يُعقّد إدارة الحرارة
- التكلفة: رقاقتان متقدمتان بدلاً من واحدة، خطوات لصق وترقيق إضافية، تعقيد أعلى، وعوائد أقل محتملة
IBM لم تُفصح عن أي تفاصيل حول التكاليف أو قابلية التصنيع على نطاق واسع. الشريحة الاختبارية المُنجزة بحجم ظفر الإصبع — ليست تحدياً كبيراً بمعايير اليوم — لكن الانتقال من المختبر إلى خطوط الإنتاج الضخم قصة مختلفة تماماً.
لمن ستكون هذه التقنية؟
التوقعات تُشير إلى أن هذا النهج يُجدي اقتصادياً فقط في التطبيقات التي تُبرّر فيها مكاسب الكثافة والأداء وكفاءة الطاقة التكلفة الإضافية الباهظة. مراكز بيانات الذكاء الاصطناعي تبدو المرشّح الأوضح، حيث تُترجم كل نقطة مئوية في كفاءة الطاقة إلى ملايين الدولارات وفورات سنوية.
تجدر الإشارة إلى أن IBM خرجت من تصنيع الشرائح فعلياً منذ بيعها مصانعها لـ GlobalFoundries عام 2015، لكنها تحتفظ بمنشأة البحث في ألباني بنيويورك حيث تُطوّر تقنيات التصنيع المتقدمة وتُرخّصها لشركاء التصنيع. هذا يعني أننا قد نرى تقنية nanostack في منتجات شركات أخرى قبل أن نراها — إن رأيناها — في شرائح تحمل علامة IBM.
ماذا يعني مصطلح 0.7 نانومتر فعلياً؟
من المهم التوضيح أن تسمية "النانومتر" في هذه المرحلة لم تعد تُشير إلى أبعاد فيزيائية حقيقية للترانزستور. الأرقام باتت تسميات تسويقية أكثر منها مواصفات هندسية دقيقة. لكن هذا لا يُقلّل من أهمية الإنجاز: البنية المعمارية الجديدة تُمثّل ابتكاراً حقيقياً بصرف النظر عن الاسم التجاري.
رأي Logicity
إنجاز IBM يُثبت أن قانون مور لم يمت، لكنه تحوّل من مسار التصغير الأفقي إلى الابتكار المعماري ثلاثي الأبعاد. التحدي الحقيقي ليس في المختبر بل في خطوط الإنتاج: هل يمكن تحويل هذه البنية المعقدة إلى منتجات تجارية بتكلفة معقولة؟ الإجابة ستُحدّد ما إذا كان هذا إنجازاً بحثياً تاريخياً أم نقطة تحوّل فعلية في صناعة أشباه الموصلات. مراكز بيانات الذكاء الاصطناعي في الخليج والعالم تنتظر.
الأسئلة الشائعة
ما الفرق بين تقنية 0.7 نانومتر وتقنية 2 نانومتر من IBM؟
تقنية 0.7 نانومتر تعتمد بنية nanostack ثلاثية الأبعاد برقاقتين مدمجتين، بينما تستخدم تقنية 2 نانومتر ترانزستورات GAA nanosheet في طبقة واحدة. الجديدة تُقدّم تحسناً يصل إلى 50% في الأداء و70% في كفاءة الطاقة.
متى ستتوفر شرائح بتقنية 0.7 نانومتر تجارياً؟
IBM لم تُحدّد جدولاً زمنياً للإنتاج التجاري. الشريحة الحالية اختبارية بحجم ظفر الإصبع، والانتقال للإنتاج الضخم يتطلب حلّ تحديات التكلفة والعائد والتصنيع.
هل ستُصنّع IBM هذه الشرائح بنفسها؟
لا، IBM خرجت من التصنيع عام 2015 ببيع مصانعها لـ GlobalFoundries. الشركة تُطوّر التقنيات وتُرخّصها لشركاء التصنيع، فقد نرى هذه التقنية في منتجات شركات أخرى.
ما التطبيقات المتوقعة لشرائح 0.7 نانومتر؟
التكلفة العالية تجعلها مناسبة للتطبيقات التي تُبرّر الاستثمار، أبرزها معالجات مراكز بيانات الذكاء الاصطناعي حيث تُترجم كفاءة الطاقة إلى وفورات ضخمة.
ما معنى رقم 0.7 نانومتر؟ هل هو الحجم الفعلي للترانزستور؟
لا، تسميات النانومتر في هذه المرحلة تسويقية ولا تُشير لأبعاد فيزيائية حقيقية. لكن البنية المعمارية الجديدة تُمثّل ابتكاراً حقيقياً بصرف النظر عن الاسم.
هل تحتاج مساعدة في التطبيق؟
إذا كنت تعمل في قطاع مراكز البيانات أو البنية التحتية التقنية وتريد فهم تأثير هذه التطورات على خططك المستقبلية، تواصل مع فريق Logicity للحصول على تحليلات معمّقة ومخصّصة.
فاطمة الزهراء
كاتبة تقنية متخصصة في الذكاء الاصطناعي
أُنتِج هذا المقال بمساعدة الذكاء الاصطناعي وراجعه فريق التحرير في لوجيسيتي. اعرف المزيد في سياسة التحرير.
