IBM تكدّس الترانزستورات رأسياً لمضاعفة كثافة الرقائق: قفزة تُطيل عمر قانون مور عقداً كاملاً
أبرز النقاط
- رقاقة IBM التجريبية تضم 100 مليار ترانزستور على مساحة بحجم ظفر الإصبع
- تقنية Nanostack ترفع الأداء 50% وتخفض استهلاك الطاقة 70% مقارنة بالجيل السابق
- التصميم الرأسي يمنح صناعة أشباه الموصلات مهلة 10-15 سنة إضافية قبل اصطدام قانون مور بحدوده الفيزيائية
كشفت IBM عن نموذج أولي لرقاقة تحتوي على نحو 100 مليار ترانزستور ضمن مساحة لا تتجاوز ظفر الإصبع، أي ضعف الكثافة التي حققتها الشركة في تقنيتها الرائدة المُعلنة عام 2021. السر يكمن في بنية جديدة تُدعى Nanostack تُكدّس الترانزستورات رأسياً على طبقتين، بدلاً من توزيعها أفقياً فحسب، مما يفتح الباب أمام حواسيب أسرع وأكثر كفاءة في استهلاك الطاقة خلال السنوات المقبلة.
لماذا يتجه المصنّعون إلى البناء الرأسي؟
على مدى أكثر من نصف قرن، اعتمدت صناعة الرقائق على مبدأ قانون مور: تقليص حجم الترانزستور لحشد المزيد منه على الشريحة. لكن خلال السنوات الخمس عشرة الأخيرة اقترب حجم الترانزستورات من عتبة بضعة عشرات من النانومترات، حيث تبدأ ميكانيكا الكم بالتدخل في وظائفها؛ لم يعد التصغير ممكناً. الحل الذي تتبناه الشركات الكبرى — IBM وIntel وSamsung وTSMC — مستوحى من التخطيط العمراني: إذا لم تستطع التوسع أفقياً، ابنِ للأعلى.
ما الذي يميّز بنية Nanostack؟
تُصنَّع الرقاقة طبقة تلو الأخرى كقالب الحلوى: تُنقش الترانزستورات على سطح السيليكون الأول، ثم تُضاف طبقة سيليكون جديدة تُنقش عليها ترانزستورات ثانية، وأخيراً تُنشأ التوصيلات الكهربائية بين الطبقتين. هذا التصميم يُعرف تقنياً باسم CFET أي Complementary Field-Effect Transistor.
لكن IBM تقول إن تصميمها يختلف عن منافسيها بنقطة جوهرية: ترانزستورات الطبقة الثانية لا تقع مباشرة فوق ترانزستورات الطبقة الأولى، بل تُزاح قليلاً بشكل متعرج. يُبسّط هذا الترتيب عملية التوصيل الكهربائي ويمنح مرونة أكبر في تخطيط الدوائر.
كيف تختلف Nanostack عن تقنيات التكديس الأخرى؟
يوجد مسار بديل تتبعه شركات مثل AMD في تقنية 3D V-Cache وHuawei في تقنية LogicFolding المرتقبة: تُصنَّع كل طبقة من الترانزستورات على حدة ثم تُلحم الطبقتان معاً. أما في Nanostack فتُبنى الطبقة الثانية مباشرة فوق الأولى، مما يتيح محاذاة أدق — عامل بالغ الأهمية حين يكون عرض الترانزستور 15 ذرة فقط.
- AMD 3D V-Cache: طبقات مستقلة تُلحم لاحقاً، تُستخدم أساساً لذاكرة التخزين المؤقت
- Huawei LogicFolding: نهج مشابه قيد التطوير
- IBM Nanostack: طبقات تُبنى متتالية مع محاذاة دقيقة للترانزستورات
ماذا عن التسمية: هل 0.7 نانومتر حقيقي؟
تُطلق IBM على جيلها الجديد وصف sub-nanometer أو 0.7 نانومتر، لكن هذه التسمية تسويقية بحتة ولا تعكس بُعداً فيزيائياً فعلياً داخل الرقاقة. يوضح البروفيسور تشينغ تساو من جامعة إلينوي أن المسافة الفعلية بين الترانزستورات ظلت قرابة 40 نانومتراً منذ فترة طويلة؛ ما تغيّر هو كيفية ترتيبها وتكديسها.
متى ستصل هذه الرقائق إلى السوق؟
لا تُصنّع IBM رقائقها تجارياً بنفسها، بل تُرخّص التصميمات لمصنّعين مثل Samsung وGlobalFoundries. يتوقع جاي غامبيتا، مدير IBM Research، أن تنتشر الرقائق المبنية على Nanostack في مراكز البيانات خلال عقد من الآن، حيث ستُسهم كفاءتها في ترشيد استهلاك الطاقة الهائل لتلك المنشآت.
أما دان هتشيسون، نائب رئيس شركة التحليلات TechInsights، فيصف الإنجاز بأنه تحوّلي، مشيراً إلى أنه يمنح خارطة طريق الصناعة مهلة تتراوح بين 10 و15 سنة إضافية قبل أن تصطدم بالحدود الفيزيائية النهائية.
ما انعكاسات ذلك على رقائق الذكاء الاصطناعي؟
أشار هويمينغ بو، نائب رئيس قسم البحث والتطوير العالمي لأشباه الموصلات في IBM، إلى أن البنية الجديدة قابلة للتطبيق على أنواع متعددة من الرقائق تشمل وحدات المعالجة المركزية CPU ووحدات معالجة الرسومات GPU. هذا يعني أن مسرّعات تدريب نماذج الذكاء الاصطناعي الكبيرة — كتلك التي تصنعها Nvidia وAMD — قد تستفيد مستقبلاً من كثافة مضاعفة وكفاءة طاقة أعلى.
رأي Logicity
تُشكّل Nanostack خطوة جريئة، لكنها ليست وحيدة في الميدان. Intel تعمل على تقنية RibbonFET وPowerVia، وTSMC تستثمر في تغليف SoIC ثلاثي الأبعاد، فيما تسعى Samsung لتقنية GAAFET متعددة الطبقات. المنافسة ستُحدد من يصل إلى الإنتاج الكمي أولاً. بالنسبة لمراكز البيانات الخليجية المتنامية — من Aramco Cloud إلى مشاريع NEOM الرقمية — فإن أي تحسين بنسبة 70% في كفاءة الطاقة يُترجم مباشرة إلى خفض تكاليف التبريد والتشغيل، وهي نقطة حرجة في مناخ الخليج الحار.
الأسئلة الشائعة
ما الفرق بين تقنية Nanostack وتقنية 3D V-Cache من AMD؟
في Nanostack تُبنى طبقة الترانزستورات الثانية مباشرة فوق الأولى أثناء التصنيع، مما يتيح محاذاة أدق. أما 3D V-Cache فتُصنَّع كل طبقة منفصلة ثم تُلحم، وتُستخدم أساساً لزيادة ذاكرة التخزين المؤقت وليس لمضاعفة الترانزستورات المنطقية.
هل ستُصنِّع IBM الرقائق الجديدة بنفسها؟
لا، IBM تُرخّص تصميماتها لمصنّعين شركاء مثل Samsung وGlobalFoundries؛ دورها يقتصر على البحث والتطوير.
متى يُتوقع توفر رقائق Nanostack تجارياً؟
وفقاً لتصريحات IBM، قد تنتشر في مراكز البيانات خلال عقد تقريباً، أي بحلول منتصف الثلاثينيات.
ما أهمية كفاءة الطاقة بنسبة 70% لمراكز البيانات في الخليج؟
مراكز البيانات في المنطقة تواجه تكاليف تبريد مرتفعة بسبب الحرارة؛ رقائق أكثر كفاءة تعني حرارة أقل وفواتير كهرباء أخف.
هل 0.7 نانومتر يعني أن الترانزستور بهذا الحجم فعلاً؟
لا، التسمية تسويقية. المسافة الفعلية بين الترانزستورات تبقى قرابة 40 نانومتراً؛ الرقم يشير إلى الجيل التقني لا إلى قياس فيزيائي.
هل تحتاج مساعدة في التطبيق؟
إذا كنت تبني بنية تحتية لمركز بيانات أو تخطط لترقية مسرّعات الذكاء الاصطناعي في مؤسستك، تواصل مع فريق Logicity للحصول على استشارة تقنية مخصصة حول أحدث خيارات الرقائق والمنصات السحابية.
فاطمة الزهراء
كاتبة تقنية متخصصة في الذكاء الاصطناعي
أُنتِج هذا المقال بمساعدة الذكاء الاصطناعي وراجعه فريق التحرير في لوجيسيتي. اعرف المزيد في سياسة التحرير.
